您当前的位置：成果库 > 高速RS编译码器的设计与硬件实现技术
高速RS编译码器的设计与硬件实现技术
145
2026/09/08基本信息
- 负责人 白宝明
- 所属学院 通信工程学院
-
项目简介
项目1.56G PAM4芯片的前向纠错码(FEC)设计开发
针对IEEE802.3标准中的(544，514)RS码，开发超高速RS编译码器，速率达到几十到几百
Gbpso
项目2.面向单通道224G+bps速率的高性能FEC纠错技术项目
当前现有单通道SerDes速率已经提升到112Gbps，采用的FEC技术为RS(544,514)，当未来速率提升至224G+bps时，现有FEC技术面临性能不足的技术风险。本项目从信息论出发，探索以太领域单通道224G+bps场景高性能FEC算法架构和技术演进方向，突破现有FEC算法性能瓶颈并实现关键技术预埋，构筑技术壁垒、成为业界技术标杆。 -
