·

·

·

·项目1.56G PAM4芯片的前向纠错码(FEC)设计开发 针对IEEE802.3标准中的(544，514)RS码，开发超高速RS编译码器，速率达到几十到几百 Gbpso 项目2.面向单通道224G+bps速率的高性能FEC纠错技术项目 当前现有单通道SerDes速率已经提升到112Gbps，采用的FEC技术为RS(544,514)，当未来速率提升至224G+bps时，现有FEC技术面临性能不足的技术风险。本项目从信息论出发，探索以太领域单通道224G+bps场景高性能FEC算法架构和技术演进方向，突破现有FEC算法性能瓶颈并实现关键技术预埋，构筑技术壁垒、成为业界技术标杆。

·项目1.面向5G-LDPC码的高速编译码器实现针对5G通信标准，开发高速LDPC编译码器。最高实现速率达到1Gbps。项目2.800M DVB-S2标准LDPC码编译码器实现针对DVB-S2标准，开发高速LDPC编译码。项目3.800M深空与卫星通信LDPC码编译码器硬件实现针对CCSDS标准，开发高速LDPC编译码器。项目4.面向突发信道的LDPC设计与实现针对某些特殊应用场景，自主构造LDPC码并根据LDPC编译码器。项目5.高速QC-LDPC码仿真验证平台开发针对QC-LDPC码搭建仿真验证平台，为LDPC码的高速仿真提供便捷条件。

·项目名称:100M5G极化码编译器设计与实现针对5G通信标准，开发高速polar编译码器，速率达到百兆级bps。